Total Number of Pages in This Submission		U.S. Paten s are required to respond to a collection Application Number Filing Date First Named Inventor Art Unit Examiner Name Attorney Docket Number	nt and Trademark	PTO/SB/21 (08-03) ed for use through 08/30/2003. OMB 0651-0031 k Office; U.S. DEPARTMENT OF COMMERCE nunless it displays a valid OMB control number.
Total Number 6. 1 Section 1	ENCI	LOSURES (Check all that	t apply)	
Fee Transmittal Form  Fee Attached  Amendment/Reply  After Final  Affidavits/declaration(s)  Extension of Time Request  Express Abandonment Request  Information Disclosure Statement  Certified Copy of Priority Document(s)  Response to Missing Parts/ Incomplete Application  Response to Missing Parts under 37 CFR 1.52 or 1.53	P P P C C T R R C C Remark	Drawing(s)  Licensing-related Papers  Petition  Petition to Convert to a  Provisional Application  Power of Attorney, Revocation  Change of Correspondence Addre  Terminal Disclaimer  Request for Refund  CD, Number of CD(s)	ess	After Allowance communication to Technology Center (TC)  Appeal Communication to Board of Appeals and Interferences Appeal Communication to TC (Appeal Notice, Brief, Reply Brief)  Proprietary Information  Status Letter  Other Enclosure(s) (please Identify below):
C:		OF APPLICANT, ATTORN	EY, OR AG	ENT
or Individual name	No.: 41,5	- A 1 1		
Signature C	VII	islos lotas	4	
	415	12906		·
I hereby certify that this correspondence is sufficient postage as first class mail in an enthe date shown below.  Typed or printed name	being facsin	CATE OF TRANSMISSION mile transmitted to the USPTO or dressed to: Commissioner for Pat	r deposited with	h the United States Postal Service with x 1450, Alexandria, VA 22313-1450 on

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

Signature

Date

OFFICE OF BENEFICE OF THE PROPERTY OF THE PROP

PTO/SB/17 (10-03)
Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
o a collection of information unless it displays a valid OMB control number.

U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE U.S. Patent and Trademark U.S. Patent U.S. P

# FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

**TOTAL AMOUNT OF PAYMENT** 

(\$)	0.00
ιΨ,	0.00

repetite to a component of this	trialion arross it displays a value of the state of the			
Complete if Known				
Application Number	10/708,705			
Filing Date	03/19/2004			
First Named Inventor	Yu-Ling Chiu			
Examiner Name				
Art Unit				
Attorney Docket No.	ALIP0042USA			

METH	OD OF PAY	MENT (check all that	apply)	FEE CALCULATION (continued)					
Check	Credit card	Money Othe	None	3. ADDITIONAL FEES			S		
Deposit Account:				Large Entity   Small Entity					
Deposit				Fee Code	Fee (\$)	Fee Code	Fee (\$)	Fee Description	Fee Paid
Account Number	50-0801			1051	130	2051	•	Surcharge - late filing fee or oath	1001019
Deposit Account	North Ameri	ca International Patent	Office	1052	50	2052	<b>2</b> 5	Surcharge - late provisional filing fee or cover sheet	
Name The Director is	s authorized to	: (check all that apply)		1053	130	1053	130	Non-English specification	
	(s) indicated be		erpayments	1812	2,520	1812	2,520	For filing a request for ex parte reexamination	
Charge any	additional fee(	s) or any underpayment of	fee(s)	1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
	(s) indicated be lentified deposit	low, except for the filing	fee	1805	1,840*	1805	1,840*	Requesting publication of SIR after Examiner action	
to the above-to		——————————————————————————————————————		1251	110	2251	55	Extension for reply within first month	0.00
1. BASIC F		ALCULATION		1252	420	2252	210		
Large Entity				1253	950	2253	475	Extension for reply within third month	
	Fee Fee Code (\$)	Fee Description	Fee Paid	1254	1,480	2254	740	Extension for reply within fourth month	
1001 770	2001 385	Utility filing fee		1255	2,010	2255	1,005	Extension for reply within fifth month	
1002 340	2002 170	Design filing fee		1401	330	2401	165	Notice of Appeal	
1003 530	2003 265	Plant filing fee		1402	330	2402	165	Filing a brief in support of an appeal	
1004 770	2004 385	Reissue filing fee		1403	290	2403	145	Request for oral hearing	
1005 160	2005 80	Provisional filing fee		1451	1,510	1451	1,510	Petition to institute a public use proceeding	
İ	s	SUBTOTAL (1) (\$) 0.	00	1452	110	2452	55	Petition to revive - unavoidable	
2 EVTRA		S FOR UTILITY AND		1453	1,330	2453	665	Petition to revive - unintentional	
Z. EXIKA	LAIM FEE	Fee fro	m		1,330	2501	665	Utility issue fee (or reissue)	
Total Claims	-20*	Extra Claims below	Fee Paid	1502	480	2502		Design issue fee	
Independent	-30			1503	640	2503		Plant issue fee	
Claims Multiple Depe		^		1460	130	1460		Petitions to the Commissioner	
Large Entity	I Small Entity		<del> </del>	1807	50	180		Processing fee under 37 CFR 1.17(q)	
Fee Fee	Fee Fee	Fee Description		1806	180	1806		Submission of Information Disclosure Stmt Recording each patent assignment per	
Code (\$) 1202 18	Code (\$) 2202 9	Claims in excess of 20		8021	40	802	1 40	property (times number of properties)	
1202 18	2202 9	,	excess of 3	1809	770	2809	9 385	Filing a submission after final rejection (37 CFR 1.129(a))	
1203 290	2203 145	Multiple dependent clai	m, if not paid	1810	770	2810	385	For each additional invention to be	
1204 86	2204 43	** Reissue independen over original patent	t claims	4004	770	2024	000	examined (37 CFR 1.129(b))	
1205 18	2205 9	** Reissue claims in ex	core of 20	1801 1802	770 900	2801 1802	385 900		
1200 18	2200 9	and over original pate		1002	300	1002	300	of a design application	
SUBTOTAL (2) (\$) 0.00			Other fee (specify)						
**or numbe		d, if greater; For Reissues,		*Redu	iced by	Basic	Filing F	ee Paid <b>SUBTOTAL (3)</b> (\$) 0.00	

SUBMITTED BY				(Complete (if applicable))
Name (Print/Type)	Winston Hsu	117	Registration No. (Attorney/Agent) 41,526	Telephone 886289237350
Signature	0	Vusla	o bou	Date 4/5/2004

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.


This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE
Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

# DECLARATION -- Supplemental Priority Data Sheet

Additional foreign applications:							
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO			
092136381	Taiwan R.O.C	12/22/2003					

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



입다 입다 민도 민도



# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONOMIC AFFAIRS **REPUBLIC OF CHINA** 

茲證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下:

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

西元 2003 年 12 月 22

Application Date

申 092136381

Application No.

揚智科技股份有限公司

Applicant(s)

局

Director General







西元 2004 年 3 發文日期:

Issue Date

09320247620 發文字號:

Serial No.

申請日期:	IPC分類		
申請案號:			

<u> </u>			
(以	上各欄	<sup>由本局填註)</sup> 發明專利說明書	
		中文	
發明	明名稱	WIRE BONDING PACKAGE  英文	
		姓 名 1. 邱玉玲 (中文) 2. 陳君明	
	÷	姓名 (英文) 1. CHIU, YU-LING 2. CHEN, CHUN-MING	
1	·明人 <del>+</del> 2人)	國籍 (中英文) 1. 中華民國 TW 2. 中華民國 TW	
		住居所 1. 台北市內湖路一段二四六號二樓 (中 文) 2. 台北市內湖路一段二四六號二樓	
	4	住居所 (英文) 1.2F, No. 246, Sec. 1, Nei-Hu Rd., Taipei City, Taiwan, R.O.C. (英文) 2.2F, No. 246, Sec. 1, Nei-Hu Rd., Taipei City, Taiwan, R.O.C.	
		名稱或 1. 揚智科技股份有限公司 姓 名 (中文)	
		名稱或 1. ALI CORPORATION 姓 名 (英文)	
4 14		國籍 (中英文) 1. 中華民國 TW	
	請人 -1人)	住居所 1. 台北市內湖路一段二四六號二樓 (本地址與前向貴局申請者相同) (替業所) 中 文)	
		住居所 1.2F, No. 246, Sec. 1, Nei-Hu Rd., Taipei City, Taiwan, R.O.C.	
		代表人(中文)	
		代表人 (英文)	



#### 四、中文發明摘要 (發明名稱:打線接合封裝體)

本發明係提供一種打線接合封裝體,其包含一設有複數個接腳之殼體、一設置於該殼體內之電路板、至少一設置於該電路板上之晶粒、以及至少一連接於該晶粒上之焊接墊及該電路板上之走線之接合導線,該接合導線可使該晶粒上之焊接墊得以電連接於該殼體上之接腳。

#### 五、英文發明摘要 (發明名稱: WIRE BONDING PACKAGE)

A wire bonding package has a housing having a plurality of leads, a circuit board installed inside the housing and having at least a trace connected to a lead of the housing, at least a die installed on the circuit board and having a plurality of bonding pads, and at least a bonding line connected between a bonding pad of the die and the trace of the circuit board so that the



四、中文發明摘要 (發明名稱:打線接合封裝體)

# 五、英文發明摘要 (發明名稱:WIRE BONDING PACKAGE)

bonding pad of the die is electrically connected to the lead of the housing.



#### 六、指定代表圖

- (一)、本案代表圖為:第\_\_ 三\_ 圖
- (二)、本案代表圖之元件代表符號簡單說明:
- 30 打線接合封裝體

12 第一晶粒

14 第二晶粒

- 16 殼體
- 18、90、92、94 接腳
- 20、22、80、82、84 晶粒焊墊
- 24、70、72、74 接合導線 46 導線框架

48 電路板

50 被動元件

62 第一導電孔

第二導電孔 64

66 第一焊接點

第二焊接點 68

一、本案已向			_()	8	
國家(地區)申請專利	中請日期	<b></b>	主張專利法第	二十四條第一	項優先權
		<b>無</b>			
<b>医沙皮袋等主</b> 。					
二、□主張專利法第二十	五條之一第一項優先	准:			
申請案號:		<b>無</b>			
日期:					
三、主張本案係符合專利	去第二十條第一項□〕	第一款但書或[_]	第二款但書規定	<b>E之期間</b>	
日期:					
四、□有關微生物已寄存为 寄存國家:	<b>冷國外</b> :				
寄存機構:		無			
寄存日期: 寄存號碼:					
□有關微生物已寄存方 寄存機構:	个國內(本局所指定之	寄存機構):			
寄存日期:		無			
寄存號碼: □熟習該項技術者易が	☆滙得 不須寄存。	*			
	(32.14) 11 200 31 14	Ō	· · · · ·		
				·	
	Δ.		· · · · · · · · · · · · · · · · · · ·		. •
			•		

#### 五、發明說明 (1)

【發明所屬之技術領域】


本發明提供一種打線接合封裝體(wire bonding package),尤指一種其內之晶粒可經由一電路板電連接至一殼體上的接腳之打線接合封裝體。

## [ 先前技術]

在現代的資訊社會中,由積體電路所構成的微處理機系統早已被普遍運用於生活的各個層面,例如像是個人電腦、行動通訊設備、及自動控制之家電用品等,而積體電路中之最重要的部分即為經由半導體製程所生產的晶粒(die)。晶粒可藉由半導體製程而形成:將一晶圓(wafer)切割成複數個區域,並在個別的區域上形成各種不同的電路,以形成晶粒。完成之晶粒除了可藉由裸晶(bare chip)配置法直接地電連接至一電路板,以透過可被封裝於一封裝體(package)內,並藉由封裝體內的電達接到裝置所在之電路板,以接收該操作電壓或其它資料等。

近年來,在即時上市(time to market)的要求下,複數個具有相互支援功能之晶粒往往必需整合至同一封裝體






#### 五、發明說明 (2)

內。請參閱圖一及圖二,圖一為習知一內含一第一晶粒 12及一第二晶粒14之四方扁平多晶粒打線接合封裝體 (quad flat multi-die wire bonding package)10之示意圖,圖二為多晶粒打線接合封裝體10之側視圖。多晶粒打線接合封裝體10另包含複數條接合導線(bonding wire)24及一內含複數個接腳(bonding pad)18之殼體 16。第一晶粒12與第二晶粒14係以堆疊(stacked)之方式設置於殼體16內,第一晶粒12及第二晶粒14皆包含一用來執行一預定運算之核心電路(core circuit)(未顯示)及複數個用來處理存取於該核心電路內的資料之輸入/輸出電路(未顯示),第一晶粒12及第二晶粒14另分別包含複數個用來藉由接合導線24電連接至殼體16的接腳18之晶粒焊墊20及22。

一般而言,在被堆疊在一起且設置於殼體16內前,第一晶粒12及第二晶粒14通常必需被重新設計過,以避免如圖一中箭頭A及B所示之導線交錯之情形發生,舉例來說,亦即避免電連接於晶粒焊墊84與接腳94間之接合導線74交錯於電連接於晶粒焊墊82與接腳92之接合導線72及電連接於晶粒焊墊80與接腳90間之接合導線70。第一晶粒12及第二晶粒14之重新設計實已抵觸了即時上市對時間效率的要求。

此外,即便是第一晶粒12及第二晶粒14在被設置於殼體





#### 五、發明說明 (3)

16內前,已被重新設計過而不會發生上述之導線交錯的情形,然而,隨著殼體(用於封裝晶粒之封裝體)及晶粒之體積越來越小,而晶粒內的電路又日趨複雜的情況下,傳輸於電連接於殼體16之接腳92與第一晶粒12之晶粒焊墊82間之接合導線72上之訊號常會因導線擁擠所引起之耦合效應(coupling effect)而受到傳輸於電連接於殼體16之接腳90與第一晶粒12之晶粒焊墊80間之接合導線70上的訊號之影響,並間接地影響多晶粒打線接合封裝體10之整體效能,尤其是當傳輸於接合導線72上之訊號為一類比訊號時。

## 【發明內容】

因此本發明之主要目的在於提供一種內含一電路板之打線接合封裝體,其內之晶粒可經由該電路板間接地電連接至一殼體上之接腳,以解決習知技術之導線交錯及因導線擁擠所引起之耦合效應等缺點。

根據本發明之申請專利範圍,本發明係揭露一種打線接合封裝體,其包含一設有複數個接腳之殼體、一設置於該殼體內之電路板、至少一設置於該電路板上之晶粒、以及至少一連接於該晶粒上之焊接墊及該電路板上之走線之接合導線,該接合導線可使該晶粒上之焊接墊得以電連接於該殼體上之接腳。





#### 五、發明說明 (4)

在本發明之較佳實施例中,該打線接合封裝體係包含二晶粒,該二晶粒可堆疊或皆附著於該電路板上。

在本發明之較佳實施例中,該殼體可為一球格陣列封裝體(ball grid array, BGA)、一四方扁平封裝體(quad flat package, QFP)、或一雙列直插式封裝體(dual in-line package, DIP),而該電路板上另設置有至少一被動元件。





#### 五、發明說明 (5)

求而設置之被動元件,如此一來,插置有本發明之打線接合封裝體之電路板於製作時,便不需另行設置經過適當調校而選定之被動元件,以節省製作時間及成本。

## 【實施方式】

請參閱圖三及圖四,圖三為本發明之較佳實施例中一打線接合封裝體30之示意圖,圖四為打線接合封裝體30之侧視圖。除了第一晶粒12、第二晶粒14、殼體16及複數條用來電連接第一晶粒12及第二晶粒14上之晶粒焊墊20及22至殼體16上之接腳18上之接合導線24外,打線接合封裝體30另包含一設置於殼體16之導線框架46內之電路板48。

在本發明之較佳實施例中,殼體16為一四方扁平封裝體 (quad flat package, QFP),而電路板48係為一雙層電路板。然而,在本發明之打線接合封裝體中,殼體16亦可為一球格陣列封裝體(ball grid array, BGA)或一雙列直插式封裝體(dual in-line package, DIP),而電路板48也可為一單層或多於二層之多層電路板。

在圖三所顯示之打線接合封裝體30中,原本於圖一中所顯示之交錯於接合導線70及72之接合導線74係改為先後經由一第一導電孔(via)62及一第二導電孔64並以佈局





#### 五、發明說明 (6)

(layout)於電路板48之下層(接合導線74中佈局於電路板48下層之部分於圖三中係以虛線表示之)之方式將第二晶粒14上之晶粒焊墊84電連接至殼體16之接腳94上,接合導線74中佈局於電路板48下層之部分為殼體16上之走線(trace);接合導線70之電連接方式不變,亦即,接合導線70仍係將第一晶粒12上之晶粒焊墊80直接地電連接至殼體16之接腳90上;而原本於圖一中所顯示之將第一晶粒12上之晶粒焊墊82直接地電連接於殼體16上之接腳92之接合導線72則改為先後經由一第一焊接點66及一第二焊接點68並以佈局於電路板48之上層(接合導線72中佈局於電路板48上層之部分於圖三中係以實線表示之)之方式將第一晶粒12上之晶粒焊墊82電連接至殼體16之接腳92上,以儘可能地遠離接合導線72並降低該耦合效應。

在本發明之較佳實施例中,電路板48上另設置有至少一依據第一晶粒12及第二晶粒14內之核心電路及輸入/輸出電路之電性特性之需求而設置之被動元件50。

圖三所顯示之打線接合封裝體30係僅包含二堆疊配置之晶粒(第一晶粒12及第二晶粒14),然而,本發明之打線接合封裝體亦可僅包含一個或二個以上堆疊配置之晶粒。當遇有導線交錯之情形時,該打線接合封裝體內之接合導線也可仿圖三中接合導線74之佈局方式,藉由佈局於一電路板之不同層之方式將一晶粒上之晶粒焊墊電






#### 五、發明說明 (7)

連接至一般體之接腳上,茲不贅

在圖三所顯示之打線接合封裝體30中,第一晶粒12及第二晶粒係堆疊於電路板48上,然而,本發明之打線接合封裝體內之所有晶粒也可皆直接附著設置於一電路板上。請參閱圖五,圖五為本發明之第二實施例中一打線接合封裝體100中,除了第一晶粒12及第二晶粒係同時藉由裸晶配置法直接地附著設置於電路板48上外,其餘的結構係完全相同於打線接合封裝體30之結構。

在打線接合封裝體100中,一接合導線122係將第一晶粒12上之晶粒焊墊102直接地電連接於殼體16之接腳112上、一接合導線124係先後經由一第三焊接點136及一第四焊接點138並以佈局於電路板48之上層之方式將第一晶粒12上之晶粒焊墊104電連接於殼體16之接腳114上、而接合導線126係先後經由一第三導電孔132及一第四導電孔134並以佈局於電路板48之下層之方式將第一晶粒12上之晶粒焊墊106電連接於殼體16之接腳116上。

相較於習知打線接合封裝體,本發明之打線接合封裝體除了包含至少一晶粒、至少一接合導線及一殼體外,另包含一允許該接合導線佈局於其上之電路板。本發明之打線接合封裝體之優點係在於:





#### 五、發明說明 (8)

一、其內之接合導線可選擇性地經由該電路板上之導電孔並以佈局於該電路板之不同層之方式,將一晶粒上之晶粒焊墊電連接至一殼體上之接腳,以避免導線交錯之情形發生,如此一來,該打線接合封裝體內之複數個晶粒就可不需經過耗時之重新設計的過程而直接地整合於該殼體內,以真正達到即時上市之要求;

二、其內之接合導線另可選擇性地經由該電路板上之焊接點並以佈局於該電路板上遠離於其它接合導線的位置處之方式,將一晶粒上之晶粒焊墊電連接至一殼體上之接腳,以避免因導線擁擠所引起的耦合效應之情形發生,並提昇其整體效能;以及

三、其內之電路板上可設置有至少一依據該複數個晶粒內之核心電路及輸入/輸出電路之電性特性之需求而設置之被動元件,如此一來,插置有本發明之打線接合封裝體之電路板於製作時,便不需另行設置經過適當調校而選定之被動元件,以節省製作時間及成本。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。





#### 圖式簡單說明

# 圖式之簡單說明



圖二為圖一所顯示之打線接合封裝體之側視圖

圖三為本發明之較佳實施例中一打線接合封裝體之示意圖。

圖四為圖三所顯示之打線接合封裝體之側視圖。

圖五為本發明之第二實施例中一打線接合封裝體之示意

圖。

# 圖式之符號說明

- 10、30、100 打線接合封裝體
- 12 第一晶粒
- 14 第二晶粒 16 殼體
- 18、90、92、94、112、114、116 接腳
- 20、22、80、82、84、102、104、106 晶粒焊墊
- 24、70、72、74、122、124、126 接合導線
- 46 導線框架
- 48 電路板 50 被動元件
- 62 第一導電孔 64 第二導電孔
- 66 第一焊接點 68 第二焊接點
- 132 第三導電孔 134 第四導電孔
  - 136 第三焊接點 138 第四焊接點



#### 六、申請專利範圍

申請專利範圍

- 1. 一種打線接合封裝體(wire bonding package),其包含:
- 一殼體,其上設有複數個接腳
- 一電路板,設置於該殼體內,該電路板上設有至少一走線(trace),連接於該殼體上之接腳;
- 至少一晶粒(die),設置於該電路板上,該晶粒上設有複數個焊接墊(bonding pad);以及
- 至少一焊接線(bonding line),連接於該晶粒上之焊接墊及該電路板上之走線,以使該晶粒上之焊接墊得以電連接於該殼體上之接腳。
- 2. 如申請專利範圍第1項所述之打線接合封裝體,其中該 殼體包含一導線框架(lead frame),用來容納該電路 板。
- 3. 如申請專利範圍第1項所述之打線接合封裝體,其係包含複數個晶粒,以堆疊之方式設置於該電路板上。
- 4. 如申請專利範圍第1項所述之打線接合封裝體,其係包含複數個晶粒,附著於該電路板上。
- 5. 如申請專利範圍第1項所述之打線接合封裝體,其中該





#### 六、申請專利範圍


殼體係一球格陣列封裝體(ball grid array, BGA)。


- 6. 如申請專利範圍第1項所述之打線接合封裝體,其中該 殼體係一四方扁平封裝體(quad flat package, QFP)。
- 7. 如申請專利範圍第1項所述之打線接合封裝體,其中該 設體係一雙列直插式封裝體(dual in-line package, DIP)。
- 8. 如申請專利範圍第1項所述之打線接合封裝體,其中該電路板上另設置有至少一被動元件。












圖



圖五

